

# 实验一 运算器及其应用

# 实验目标

- 掌握算术逻辑单元 (ALU) 的功能
- 掌握数据通路和控制器的设计方法
- 掌握组合电路和时序电路，以及参数化和结构化的 Verilog 描述方法
- 了解查看电路性能和资源使用情况

# 复习：Verilog描述注意事项

- 推荐使用简单规范的描述方式
- 组合电路
  - 使用assign 或者 always @\* 描述, “=” 赋值
  - always描述时避免不完全赋值 (否则出现锁存器)!
  - 避免出现反馈! 例如,  $y = y + x$
  - 无需复位, 即组合函数的自变量中无复位信号
- 时序电路
  - 使用always @(posedge clk, posedge rst) 描述, “<=” 赋值
  - 边沿敏感变量表中避免出现除时钟和复位外的其他信号
  - 时钟信号避免出现在语句块内

# 变量类型问题

- 使用**always**语句描述的变量，务必声明为**reg**类型（声明为**reg**类型的变量，综合后不一定生成寄存器）！
- 使用**assign**语句描述的变量，应声明为**wire**类型
- **initial**或**always**语句中被赋值的变量，未定义直接使用的变量默认为**net**类型的标量，向量变量必须先定义后使用
- 同一进程中尽量在一个**if**或**case**语句块中对一个变量赋值，否则后边的赋值会覆盖前面的赋值，可能导致逻辑上的问题（特例：组合逻辑描述时，为避免形成锁存器而在开始给变量赋初值）

# 示例：变量类型

```
wire [7:0] a, b;  
reg [7:0] r1, r2, r3;
```

```
always @(*) // (en, a, b)  
    if (en) r1 = a;  
    else r1 = b;
```

```
always @(en, a) // @(*)  
    if (en) r2 = a;
```

```
always @(posedge clk)  
    if (en) r3 = a;
```

组合电路：

敏感变量不要遗漏

所有条件分支均有赋值

不能含有反馈，如 $r1=r1+1$

锁存器：尽量避免使用

寄存器：必有触发时钟

# 多驱动与多重时钟问题

- 多驱动问题
  - 模块中所有的assign和always块都是并行执行的，不要在多个并行执行体中对同一变量赋值
- 多重时钟问题
  - 不能采用行为描述方式来综合实现多个时钟或多个边沿驱动的触发器，例如


```
always @(posedge clka, posedge clkb)
always @(posedge clk, negedge clk)
```

# 参数化模块

```
module 模块名 #(parameter 参数声明) (端口声明);  
    变量声明;  
    逻辑功能描述;  
endmodule
```

# 示例：MUX2

```
module mux2                                     //模块名： mux2
    #(parameter MSB = 31,                       //参数声明： 数据最高有效位
      LSB = 0                                   //数据最低有效位
    )
    (output [MSB : LSB] y,                      //端口声明： 输出数据
      input [MSB : LSB] a, b,                 //两路输入数据
      input s                                  //数据选择控制
    );
    assign y = s? b : a;                       //逻辑功能描述
endmodule
```






# 示例：寄存器

```
module register
  #(parameter WIDTH = 32,
    RST_VALUE = 0)
  (input clk, rst, en,
   input [WIDTH-1 : 0] d,
   output reg [WIDTH-1 : 0] q);
```

```
always @(posedge clk, posedge rst)
  if (rst) q <= RST_VALUE;
  else if (en)
    q <= d;
endmodule
```



- d, q: 输入、输出数据
- clk, rst, en: 时钟、复位、使能

寄存器功能表


rst	clk	en	q	功能
1	x	x	0	复位
0	↑	1	d	置数
0	↑	0	q	保持

# 示例：移位寄存器

```
module shifter
    #(parameter N = 8,
      RST_VALUE = {N{1'b0}})
    (input clk, rst, pe, se,
     input [N-1: 0] d,
     output reg [N-1: 0] q);

    always @(posedge clk, posedge rst)
        if (rst) q <= RST_VALUE;
        else if (pe) q <= d;
        else if (se) q <= {si, q[N-1: 1]};

endmodule
```



移位寄存器功能表


rst	clk	pe	se	功能
1	x	x	x	复位
0	↑	1	x	置数
0	↑	0	1	右移
0	↑	0	0	保持

# 示例：计数器

```
module counter
  #(parameter N = 8,
    RST_VALUE = {N{1'b1}})
  (input clk, rst, pe, ce,
    input [N-1: 0] d,
    output reg [N-1: 0] q);

  always @(posedge clk, posedge rst)
    if (rst) q <= RST_VALUE;
    else if (pe) q <= d;
    else if (ce) q <= q-1;

endmodule
```



递减计数器功能表

rst	clk	pe	ce	功能
1	x	x	x	复位
0	↑	1	x	置数
0	↑	0	1	计数
0	↑	0	0	保持

# 模块实例化

- 模块实例化语句格式:

```
module_name #(parameter_map) instance_name (port_map);
```

- 端口映射方式: 基于位置或者基于名字, 不可混合使用

- 位置映射: 按模块中端口定义的顺序传递


例如: 模块定义为 `module M(A, B, C);`

```
M M1(Y, Z, X); //顺序很重要
```

- 名字映射: `.PortName (value)`

```
M M1(.B(Z), .C(X), .A(Y)); //顺序无关
```

- 参数的映射方法类似






# 示例：MUX4\_8

```

module mux4_8
  (output [7:0] y,
   input [7:0] a, b, c, d,
   input [1:0] s
  );
  wire [7:0] k, t;
  //位置映射
  mux2 #(7, 0) M0 (k, a, b, s[0]);
  mux2 #(7) M1 (t, c, d, s[0]);
  //名字映射
  mux2 #(.MSB(7)) M2 (.s(s[1]), .a(k),
    .b(t), .y(y));
endmodule

```



# 仿真时钟


```
reg clk;  
// 时钟周期和个数  
parameter CYCLE = 10, Number = 20;  
  
initial begin  
    clk = 0;  
    repeat (2* Number ) //或者 forever  
        # CYCLE/2 clk = ~ clk;  
end
```

- **initial**和**#**仅用于仿真，不会产生实际硬件电路

# 实验内容


## 1. 算术逻辑单元 (ALU)

- f: 操作功能, 加、减、与、或、异或等运算
- a, b: 操作数, 对于减运算, a是被减数
- y: 运算结果, 和、差 .....
- z: 零标志, 1--运算结果为零




## 2. ALU应用: 计算斐波那契—卢卡斯数列 (Fibonacci Lucas Series)

- d: 输入数列初始项
- en: 输入和输出使能
- f: 输出数列
- clk, rst: 时钟, 复位信号



# ALU模块

```
module alu #(
    parameter WIDTH = 32           //数据宽度
)(
    input [WIDTH-1] a, b,         //两操作数
    input [2:0] f,                //操作功能
    output [WIDTH-1:0] y,        //运算结果
    output z                      //零标志
);
```



ALU 模块功能表

f	y	z
000	$a + b$	*
001	$a - b$	*
010	$a \& b$	*
011	$a   b$	*
100	$a \wedge b$	*
其他	0	1

\* 表示根据运算结果设置



# ALU模块电路资源

- 查看Vivado生成电路
  - RTL电路: Flow Navigator >> RTL Analysys >> Open Elaborated Design >> Schematic
  - 综合电路: Flow Navigator >> Synthesis >> Open Synthesized Design >> Schematic
- 查看电路资源使用情况
  - 综合电路: Flow Navigator >> Synthesis >> Open Synthesized Design >> Report Utilization


# ALU模块电路性能

- 查看综合电路性能
  - Flow Navigator >> Synthesis >> Open Synthesized Design >> Report Timing Summary

Name	Slack <sup>^1</sup>	Levels	High Fanout	From	To	Total Delay
↳ Path 1	7.713	2	3	A_reg[1]/C	S_reg[3]/D	2.151
↳ Path 2	8.102	1	4	B_reg[0]/C	S_reg[2]/D	1.762
↳ Path 3	8.304	1	4	B_reg[0]/C	S_reg[1]/D	1.560
↳ Path 4	8.597	1	4	A_reg[0]/C	S_reg[0]/D	1.267

# ALU模块下载测试

- **ALU操作数(a, b, 6位)和功能(f, 3位)复用开关输入x (sw5~0)**, 通过选择sel (sw7~6)和使能en (buton), 分时存入寄存器 (F, A, B)



# FPGAOL测试

- 登录平台网站：[fpgaol.ustc.edu.cn](http://fpgaol.ustc.edu.cn)，使用统一身份认证登录，或者直接以游客身份登录

## Login to FPGAOL

Username

Password

login

You can also login with [统一身份认证](#)

可以尝试 [游客访问](#)

# FPGAOL测试 (续1)

- 设备获取：点击“acquire”按钮获取一个FPGA结点
  - 成功后在下方link栏将显示链接，通过链接进入设备操作界面
  - 默认使用时长10分钟(自动释放结点，点击“release”按钮手动释放)

Hello, XXX !

#	Device Type	vacant/total	manual	Use
1	FPGAOL 1.0	60 / 61	<a href="#">FPGAOL v1.1 manual</a>	<input type="button" value="acquire"/> <input type="button" value="release"/>
2	FPGAOL 2.0	0 / 0		<input type="button" value="acquire"/> <input type="button" value="release"/>
3	ZYBO-Lite	4 / 4		<input type="button" value="acquire"/> <input type="button" value="release"/>

device id	102	None
acquire time	March 29, 2021, 3:04 pm.	None
expiration time	March 29, 2021, 3:14 pm.	None
link	<a href="http://207.18.76.134:12762/?token=H2ZDGM8UDM2GEMUX0FSTLZVQWYDQMTQMZDCYTTGQHDDQDSQCBRWLZ/WONTSGM1D">http://207.18.76.134:12762/?token=H2ZDGM8UDM2GEMUX0FSTLZVQWYDQMTQMZDCYTTGQHDDQDSQCBRWLZ/WONTSGM1D</a>	no

# FPGAOL测试 (续2)

- 烧写FPGA：点击“Select file”按钮，选择需要烧写的bit文件，点击“Program！”

The screenshot displays the FPGAOL NG DEV PAGE interface. At the top, the title "FPGAOL NG DEV PAGE" is visible. Below it, the "Bitstream File" section contains a "Select file" button, a dropdown menu showing "example bitstream", a "no file selected" status box, and a "Program!" button. A light blue bar below this section indicates "No Bitstream".

The "FPGA interface" section features a central diagram of an FPGA device, labeled "FPGA XC7A100t-CSG324-1". The diagram shows various pins and components: "led7" through "led0" at the top, "G18", "F18", "E17", "D17", "G17", "E18", "D18", "C17" on the left, "H16", "G13", "F13", "E16", "H14", "G16", "F16", "D14" on the right, and "sw7" through "sw0" at the bottom. Below the diagram, there are two rows of buttons: "segplay(sharing with led)" and "hexplay".



To the right of the FPGA interface is a "uart" terminal window. It shows the text "FPGAOL uart beta 1.0" and a prompt ">". Below the terminal, the following information is displayed: "uart pins: cts rts rxd txd", "xdc,ucf sym: D3 E5 D4 C4", and "baud rate: 115200".

At the bottom right, there is a "soft clock" section with a "None" dropdown menu and a "button" section with a red circular button. Below these, the text "clk btn pins: clk\_btn" and "xdc,ucf sym: B18" is visible.

At the bottom of the interface, there is a "segplay" section with a red seven-segment display showing the number "0". Below this, the following information is displayed: "segplay pin: dot seg\_g seg\_f seg\_e seg\_d seg\_c seg\_b seg\_a", "xdc,ucf sym: G18 F18 E17 D17 G17 E18 D18 C17", "hexplay pin: an2 an1 an0 d3 d2 d1 d0", and "xdc,ucf sym: A18 B16 B17 A15 A16 A13 A14".

# FLS模块


- $f_n = f_{n-2} + f_{n-1} \quad (n > 1)$
- 复位有效时,  $f = 0$
- 正常工作时,  $f_n = f_0, f_1, f_2, f_3 \dots$  ( $f_0 = d_0, f_1 = d_1$ )



# FLS模块 (续)

- FLS模块端口定义如下:

```
module fls (  
  input clk, rst, en,  
  input [6:0] d,  
  output [6:0] f  
);
```



- 逻辑设计要求
  - 数据通路: 结构化
  - 控制器: Moore型FSM




# FSM描述模式

// 描述CS

```
always @(posedge clk)
    if (rst) cs <= S0; //同步复位
    else cs <= ns;
```

// 描述NS

```
always @* begin
    ns = cs; //默认赋值
    case (cs)
        S0: begin
            .....
        end
        .....
    endcase
end
```



# 实验步骤

1. 完成ALU模块的逻辑设计和仿真
2. 查看32位ALU的RTL和综合电路图，以及综合电路资源和时间性能报告
3. 完成6位ALU的下载测试，并查看RTL电路图，以及实现电路资源和时间性能报告
4. 完成FLS的逻辑设计、仿真和下载测试

# The End