实验三 CPU测试及汇编 程序设计

实验目标


- · 掌握CPU下载调试方法,以及测试数据(COE文件)的 生成方法
- 熟悉汇编程序的基本结构、仿真和调试的基本方法
- 理解机器指令实现的基本原理(数据通路和控制器的协调工作过程)

实验内容

- 1. 阅读RIPES示例汇编程序 (Console Printing),单步执行程序,同时观察单周期CPU数据通路控制信号和寄存器内容的变化
- 2. 设计汇编程序:测试下列指令功能
 - sw, lw
 - add, addi
 - beq, jal
- 3. 设计汇编程序: 计算斐波那契—卢卡斯数列
 - 依次输入数列开始两项(设置sw后按动button确认)
 - 按动button依次计算后续项,并输出至数码管上显示


CPU调试单元

- PDU: Processor Debug Unit, 处理器调试单元
 - 下载测试时,用于控制运行方式,显示运行状态和运行结果



IO_BUS信号

- · CPU运行时通过I/O信号访问开关(sw)和数码管(seg)
 - io_din: CPU接收来自输入缓冲寄存器(IBF)的sw输入数据
 - io_dout: CPU向seg输出的数据
 - io_we: CPU向seg输出时的使能信号,利用该信号将io_dout存入输出缓冲寄存器(OBR),再经数码管显示电路将其显示在数码管(an, seg)
- debug = 0: 查看CPU的I/O输出结果
 - 数码管显示io_dout, led可显示程序计数器(PC)



DBG_BUS信号

- 调试时将存储器和寄存器堆内容,以及CPU数据通路状态 信息导出显示
 - m_rf_addr: 存储器(MEM)或寄存器堆(RF)的调试读口地址
 - rf_data: 从RF读取的数据
 - m_data: 从MEM读取的数据
 - pc_in: PC的输入数据
 - pc_out: PC的输出数据
 - instr: 指令存储器的输出数据
 - rf rd0: 寄存器堆读口0的输出数据
 - rf_rd1: 寄存器堆读口1的输出数据
 - rf_wd; 寄存器堆写口的输入数据
 - alu_y: ALU的运算结果
 - ctrl:: 控制器的控制信号

查看存储器和寄存器堆内容

- debug = 1, sel = 0
 - m_rf: 1, 查看存储器(MEM); 0, 查看寄存器堆(RF)
 - inc: m_rf_addr加1, 查看下一个存储器或寄存器堆单元
 - dec: m_rf_addr减1, 查看前一个存储器或寄存器堆单元
 - 8个LED指示灯显示m_rf_addr
 - 8个数码管显示rf_data/m_data


查看数据通路状态

- debug = 1, sel = $1 \sim 7$
 - 8个数码管显示由sel选择的一个32位数据
 - sel = 1: pc_in, PC的输入数据
 - sel = 2: pc_out, PC的输出数据
 - sel = 3: instr, 指令存储器的输出数据
 - sel = 4: rf_rd0, 寄存器堆读口0的输出数据
 - sel = 5: rf_rd1, 寄存器堆读口1的输出数据
 - sel = 6: rf_wd, 寄存器堆写口的输入数据
 - sel = 7: alu_y, ALU的运算结果
 - 8个LED指示灯可显示控制器的控制信号

测试程序流程图

· 下载测试CPU功能

- 功能检查
 - 人工检查:将测试结果输出显示,正确则继续下条指令测试
 - 自动检查:测试结果 自动判断
- 指令测试顺序
 - 根据待测试指令与其 他指令的依赖关系
 - 可以首先测试sw



示例:测试程序

.data

out: .word 0xff

in: .word 0

.text

la a0, out

sw x0, 0(a0)

addi t0, x0, 0xff

sw t0, 0(a0)

lw t0, 4(a0)

sw t0, 0(a0)

• • • • • •

#led, 初始全亮

#switch

#仿真需要

#test sw: 全灭led

#test addi: 全亮led

#test lw: 由switch设置led

RISC-V寄存器使用约定

Register	ABI Name	Description	Saver
x0	zero	Hard-wired zero 硬编码 0	
x1	ra	Return address 返回地址	Caller
x2	sp	Stack pointer 栈指针	Callee
x3	gp	Global pointer 全局指针	
x4	tp	Thread pointer 线程指针	_
x5	t0	Temporary/alternate link register	Caller
x6-7	t1-2	Temporaries 临时寄存器	Caller
x8	s0/fp	Saved register/frame pointer	Callee
x9	s1	Saved register 保存寄存器	Callee
x10-11	a0-1	Function arguments/return values	Caller
x12-17	a2-7	Function arguments 函数参数	Caller
x18-27	s2-11	Saved registers 保存寄存器	Callee
x28-31	t3-6	Temporaries 临时寄存器	Caller

RV32I指令类型

• 运算类

- 算术: add, addi,sub, lui, auipc
- 逻辑: and, or, xor
- 移位(shift): sll, srl, sra
- 比较(set if less than): slt, sltu

Category Nar	me	Fmt	F	RV32I Base
Shifts Shift Left Log	ical	R	SLL	rd,rs1,rs2
Shift Left Log. Im	m.	I	SLLI	rd, rs1, shamt
Shift Right Logi	ical	R	SRL	rd,rs1,rs2
Shift Right Log. Im	ım.	I	SRLI	rd,rs1,shamt
Shift Right Arithme	etic	R	SRA	rd,rs1,rs2
Shift Right Arith. Im	m.	I	SRAI	rd, rs1, shamt
Arithmetic A	DD	R	ADD	rd,rs1,rs2
ADD Immedi	ate	I	ADDI	rd,rs1,imm
SUBtr	act	R	SUB	rd,rs1,rs2
Load Upper In	nm	U	LUI	rd,imm
Add Upper Imm to	PC	٦	AUIPC	rd,imm
Logical XC	OR	R	XOR	rd,rs1,rs2
XOR Immedi	ate	I	XORI	rd,rs1,imm
	OR	R	OR	rd,rs1,rs2
OR Immedi	ate	I	ORI	rd,rs1,imm
A	ND	R	AND	rd,rs1,rs2
AND Immedi	ate	I	ANDI	rd, rs1, imm
Compare Set	<	R	SLT	rd,rs1,rs2
Set < Immedi	ate	I	SLTI	rd,rs1,imm
Set < Unsign	ned	R	SLTU	rd,rs1,rs2
Set < Imm Unsign	ned	I	SLTIU	rd,rs1,imm

RV32I指令类型 (续1)

• 访存类

- 加载(load): lw, lb, lh, lbu, lhu
- 存储(store): sw, sb, sh

• 转移类

- 一分支(branch):beq, bne, blt, bge,bltu, bgeu
- 跳转(jump): jal, jalr

Category	Name	Fmt		RV32I Base
Branches	Branch =	В	BEQ	rs1,rs2,imm
	Branch ≠	В	BNE	rs1,rs2,imm
	Branch <	В	BLT	rs1,rs2,imm
	Branch ≥	В	BGE	rs1,rs2,imm
Branch	Unsigned	В	BLTU	rs1,rs2,imm
Branch	ı ≥ Unsigned	В	BGEU	rs1,rs2,imm
Jump & Li	i nk J&L	J	JAL	rd,imm
Jump & I	Link Register	I	JALR	rd,rs1,imm
Loads	Load Byte	I	LB	rd,rs1,imm
Lo	ad Halfword	I	LH	rd,rs1,imm
Load By	te Unsigned	I	LBU	rd,rs1,imm
Load H	alf Unsigned	I	LHU	rd, rs1, imm
	Load Word	I	LW	rd,rs1,imm
Stores	Store Byte	S	SB	rs1,rs2,imm
Sto	ore Halfword	S	SH	rs1,rs2,imm
	Store Word	S	SW	rs1,rs2,imm

运算指令

• add rd, rs1, rs2

$$\# x[rd] = x[rs1] + x[rs2]$$

31	25 24	20	19	15 14	12 11	7 6 0	
func	t7	rs2	rs1	funct3	rd	opcode	
7		5	5	3	5	7	
0000	000	$\mathrm{src}2$	$\operatorname{src}1$	ADD/SLT/SLT	$\Gamma ext{U} ext{ dest}$	OP	
0000	000	$\mathrm{src}2$	$\operatorname{src}1$	AND/OR/XO	R dest	OP	
0000	000	$\mathrm{src}2$	$\operatorname{src}1$	SLL/SRL	dest	OP	
0100	000	$\mathrm{src}2$	$\operatorname{src}1$	SUB/SRA	dest	OP	

• addi rd, rs1, imm

$$\# x[rd] = x[rs1] + sext(imm)$$

31	20	19 15	5 14 12	2 11	7 6)
imm[11:0]		rs1	funct3	rd	opcode	
12		5	3	5	7	
I-immediate[11:0]	src	ADDI/SLTI[U]	dest	OP-IMM	
$\hbox{ I-immediate}[$	11:0]	src	ANDI/ORI/XO	RI dest	OP-IMM	

运算指令 (续1)

- lui rd, imm # x[rd] = sext(imm[31:12] << 12)
- auipc rd, imm # x[rd] = pc + sext(imm[31:12] << 12)

31	12 11	7 6 0
imm[31:12]	rd	opcode
20	5	7
U-immediate[31:12]	dest	LUI
U-immediate [31:12]	dest	AUIPC

访存指令

• lw rd, offset(rs1) # x[rd] = M[x[rs1] + sext(offset)]

31	20 19 15	5 14 12	11 7	6 0
imm[11:0]	rs1	funct3	$_{ m rd}$	opcode
12	5	3	5	7
offset[11:0]	base	width	dest	LOAD

• sw rs2, offset(rs1) # M[x[rs1]+sext(offset)=x[rs2]

31	25	24 20	19 1	5 14 12	11	7 6	0
imm[1]	1:5]	rs2	rs1	funct3	imm[4:0]	opcode	
7		5	5	3	5	7	
offset[1	11:5]	src	base	width	offset[4:0]	STORE	

分支指令

- beq rs1, rs2, offset # if (rs1 == rs2) pc += sext(offset)
- blt rs1, rs2, offset # if (rs1 $<_s$ rs2) pc += sext(offset)

31	30 25	24 20	19 15	14 12	11 8	8 7	6	0
imm[12]	imm[10:5]	rs2	rs1	funct3	imm[4:1]	imm[11]	opcode	
1	6	5	5	3	4	1	7	
offset	t[12,10:5]	$\mathrm{src}2$	$\operatorname{src}1$	BEQ/BNE	offset[1	1,4:1]	BRANCH	
offset	t[12,10:5]	$\mathrm{src}2$	$\operatorname{src}1$	BLT[U]	offset[1	1,4:1]	BRANCH	
offset	t[12,10:5]	src2	$\operatorname{src}1$	BGE[U]	offset[1	1,4:1]	BRANCH	

跳转指令

• jal rd, offset # x[rd] = pc+4; pc += sext(offset)

31	30		21	20	19	12 11	7	6	0
imm[20]	ir	nm[10:1]		imm[11]	imm[19:12]	rd	opcode	
1		10		1	8	•	5	7	
		offset[2	20:1]			dest	$_{ m JAL}$	

• jalr rd, offset(rs1) # t =pc+4; pc=(x[rs1]+sext(offset))&~1; x[rd]=t

31	20 19 1	5 14 12	11 7	6 0
imm[11:0]	rs1	funct3	rd	opcode
12	5	3	5	7
offset[11:0]	base	0	dest	JALR

汇编指示和伪指令


- 汇编指示符(Assembler directives)
 - .data, .text
 - .word, .half, .byte, .string
 - .equ
 - align
 - **—**
- 伪指令
 - li, la, mv
 - nop, not, neg
 - j, jr, call, ret
 - _

.equ CONSTANT, 0xdeadbeef li a0, CONSTANT


lui a0,0xdeadc # addi a0,a0,-273

RIPES


· 图形化的RISC-V模拟器




加载/编辑源程序




源程序界面




选择CPU结构



单周期CPU




单周期CPU数据通路




注:绿色表示有效信号;"ctrl+滚轮"可缩放数据通路图

流水线CPU



存储器空间分配



RARS 软件汇编程序转coe文件

1.运行汇编程序


Run>>Assemble


2.存储器设置

Settings>>Memory Configuration>>compact, data at Address0>>Apply and Close

3.代码段机器码(16进制)导出

File>>Dump Memory To File,按下图设置完毕后,选择文件保存路径,命名为ins.coe。







RARS 软件汇编程序转coe文件

4.数据段机器码(16进制)导出

File>>Dump Memory To File,按下图设置完毕后,选择文件保存路径,命名为data.coe。





5. 采用记事本分别打开生成的ins.coe和data.coe,在文档的最开始加上以下语句后保存: memory_initialization_radix = 16;

memory_initialization_vector =

实验步骤

- 1. 仿真RIPES示例汇编程序 (Console Printing)
- 2. 设计汇编程序,实现人工检查6条指令功能,并生成 COE文件
- 3. 设计汇编程序,实现计算斐波那契—卢卡斯数列,并 生成COE文件

The End